亚搏全站客户端官方下载-一个台积电5纳米芯片的总费用超过2900元吗

随着台积电2nm工程研发进度的领先,业界认为2023年下半年风险试验收率将达到90%。这对业界既是好消息又是坏消息。好的。现在AI和手机等芯片可以用先进的工艺获得更好的能源效率,还可以进行更多的创新。糟糕的是,先进工艺芯片的成本给无决定芯片设计公司带来了巨大的压力。(阿尔伯特爱因斯坦,北方执行)。

乔治城大学沃尔什外交学院安全和新兴技术中心(CSET)两位作者编写的名为《AI Chips: What They Are and Why They Matter》的报告,通过模型预测,每5纳米的费用约为17000美元,几乎是7纳米的两倍。

该报告还估计,每片300毫米直径的圆片通常可以制造71.4个5纳米芯片,因此,无决定芯片公司的制造费用将分别达到238美元(约合1642韩元)。

不仅如此,通过对半导体产业和AI芯片设计的调查,作者还通过模型估算了5纳米芯片238美元的制造费用,并提出了每芯片108美元的设计费用和每芯片80美元的包装和测试费用。

因此,芯片设计公司为每块5纳米芯片支付的总费用将达到426美元(约合2939韩元)。

5纳米以后的“高贵”高级工程

市场研究机构国际商务战略(IBS)提供的数据显示,28纳米以后芯片成本迅速上升。28纳米工程的成本为0.6290亿美元,达到7纳米和5纳米,芯片的原件将迅速暴涨,5纳米将增加到4.76亿美元。三星表示,3纳米GAA的费用将超过5亿美元。

来自IBS

设计5纳米芯片的总成本将达到约5亿美元,每个芯片的平均成本是多少?CSET的报告模型比喻英伟达P100 GPU,该GPU由16纳米节点制造,包含153亿个晶体管,裸面积为610平方毫米,相当于晶体管密度25 MTr/mm2。

因此,直径300毫米的硅芯片可以生产71.4个610平方毫米的芯片。

假设5纳米GPU的芯片面积为610平方毫米,晶体管密度高于P100 GPU,达到907亿个晶体管。下表是使用模型估计的台积电90 ~ 5nm之间的节点晶体管密度。在范围为90至7nm的节点上,型号使用具有相同规格的虚拟GPU,包括晶体管除外晶体管密度,虚拟5nm GPU与虚拟节点相关联。

CSET的成本模型使用了无政府来源工厂的观点,包括工厂建设成本、材料、人工、制造研发、利润等。芯片制造后,外包给芯片测试和封装(ATP)公司。

当然,更先进的流程节点芯片设计公司也将相应增加成本。最终得出的结论是,芯片设计成本和ATP成本之和等于总生产成本,每个5纳米芯片的总成本最高可达426美元。

先进工艺芯片的成本持续增加是半导体制造设备成本每年增加11%,每芯片设计成本增加24%,其增长率高于半导体市场7%的增长率。

2018年,台积电CEO魏哲佳预计在5纳米投资250亿美元,你知道以后的价格是多少!

另外,随着半导体复杂性的增加,对高端人才的需求也在增加,先进工艺芯片的成本也在进一步提高。报告显示,研究人员的有效人数是半导体研发支出除以高技能研究人员的工资,从1971年到2015年增加了18倍。

也就是说,摩尔定律继续增加大量的投入和人才。

雷锋网报道说,此前为支撑先进工艺,10年间研发人员增加了3倍,2017年研发人员近6200人,比2008年增加了近一倍,这6200人只从事研发,不从事生产。

先进工程的高成本对半导体和AI发展有什么影响?

半导体市场正在以超过世界经济3%的速度增长。目前半导体产业占全球经济产量的0.5%。对半导体产业来说,先进的工程和高性能芯片主导着行业的发展,晶体管成为了关键。

随着晶体管大小的减少,各晶体管的功耗也将减少,CPU的最大性能利用率每1.57年增加一倍,持续到2000年。此后晶体管大小减少放缓,效率每2.6年增加一倍,相当于每年提高30%的效率。

报告指出,由于台积电所主张的节点进步,速度的提高和耗电量的减少在90 nm和5 nm之间以一定的比率变化,但趋势趋于平稳。(威廉莎士比亚,Northern Exposure(美国电视连续剧),)三星的两个指标都在14 nm和5 nm之间呈下降趋势,但在大于14 nm的节点上的数据不足。

但是半导体设备、研发等费用不断增加,导致大量的晶圆替代工厂无法参与先进工程的生产和竞争。例如,GlobalFoundries不生产14 nm以下的芯片。

下表显示了每个流程节点生产的时间和世代工厂的数量,可以看到随着流程的进行,晶片世代工厂的数量正在逐渐减少。目前,先进的工艺大厂只剩下台积电、三星、英特尔。

代工厂越来越少,但业界对先进工程的需求却没有减少。AI芯片对高级流程的需求不小。最新的AI芯片比最新的CPU更快,AI效率算法更高。AI芯片的效率是CPU的1000倍。这相当于根据摩尔定律对CPU进行了26年的改善。

为此,晶体管需要持续改善,晶体管的改善仍在继续,但进展缓慢。FinFET晶体管的发明使Intel在2011年推出了商业化的22纳米FinFET,业界也以FinFET为基础,将半导体工艺从22纳米推进到现在的5纳米。

到2纳米时,台积电和英特尔都使用GAA(Gate-all-around)或GAAFET来保持先进流程的性能提高。据威铁街透露,每当台积电工程前进一代时,客户的产品速度性能可以减少30% ~ 40%,功耗可以减少20% ~ 30%。

但是,随着高成本和性能提高的幅度减少,AI在计算上花费了更多的时间和成本,成为AI发展的瓶颈。

据报告,AI实验室的教育费用非常高,

值得注意的是,CSET目前集中在对AI和高级计算发展的影响上。该报告指出,美国政府正在考虑AI技术控制方法,但由于AI软件、算法和数据集不是理想的控制目标,因此硬件是重点。

以后有多少AI芯片功能可以使用先进的工程?全球AI的发展受到什么限制?

注:本文的图表报告了雷锋网络。

亚搏全站客户端官方下载-一个台积电5纳米芯片的总费用超过2900元吗

You may also like...

Popular Posts

发表评论

电子邮件地址不会被公开。 必填项已用*标注